Skip to main content
top

Bibliography

Conference Paper (international conference)

Dynamic reconfiguration in FPGA-based SoC designs

Bartosinski Roman, Daněk Martin, Honzík Petr, Matoušek Rudolf

: ACACES 2005. Advanced Computer Architecture and Compilation for Embedded Systems, p. 35-38 , Eds: Bosschere K.

: HiPEAC Network of Excellence, (Ghent 2005)

: ACACES 2005., (L'Aquila, IT, 26.07.2005)

: CEZ:AV0Z10750506

: 1M0567, GA MŠk, IST-2001-34016, Commission EC

: dynamic reconfiguration, FPGA, HW/SW codesign

(eng): This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in HW, reconfigured as required by the execution of the user code.

(cze): Text popisuje případ užití dynamické rekonfigurace na FPGA obvodech, ukazuje možnosti jejího využití a akcelerace výpočetního výkonu na SoC návrzích s mikroprocesorem v pevné řádové čárce. Popisovaný příklad ukazuje využití dynamické rekonfugurace jako HW akcelerátoru (výpočty v pohyblivé řádové čárce) implementovaného v FPGA a rekonfurovatelného na požadavek uživatele. Implementace je uvažována pro dva komerčně dostupné FPGA obvody, Xilinx Virtex2 a Atmel FPSLIC.

: 09G, 09H

: JC