Bibliografie

Conference Paper (international conference)

Performance tuning of interative algorithms in signal processing

Pohl Zdeněk, Kadlec Jiří, Šůcha P., Hanzálek Z.

: Proseedings of the 2005 International Conference on Field Programmable Logic and Applications. FPL 2005, p. 699-702 , Eds: Rissa T., Wilton S., Leong P.

: FPL 2005. International Conference on Field Programmable Logic and Applications, (Tampere, FI, 24.08.2005-26.08.2005)

: CEZ:AV0Z10750506

: 1ET300750402, GA AV ČR, 1M0567, GA MŠk

: signal processing, FPGA, high speed logarithmic arithmetic

(eng): This paper presents high-level synthesis approach used to optimize computation speed of iterative DSP algorithms. It is based on cyclic scheduling method using formulation by ILP.

(cze): Navržený postup návrhu pro programovatelná logická pole nebo ASIC obvody umožňuje optimálně realizovat algoritmy pro zpracování signálu. Postup využívá schopností kompilátoru Handel-C vytvářet hardwarový popis algoritmu v závislosti na typu zadaného programovatelného obvodu. Navržený postup vychází ze zadání parametrů aritmetické jednotky použité pro výpočty a následném vyhledání optimálního rozvrhu operací pomocí celočíselného lineárního programování.

: 09G, 09H

: JC