Bibliography

(eng): Traditional design techniques for FPGAs are based on using hardware description languages, with functional and postplace-and-route simulation as a means to check design correctness and remove detected errors. With large complexity of things to be designed it is necessary to introduce new design approaches that will increase the level of abstraction while maintaining the necessary efficiency of a computation performed in hardware that we are used to today. This paper presents one such methodology that builds upon existing research in multithreading, object composability and encapsulation, partial runtime reconfiguration, and self adaptation. The methodology is based on currently available FPGA design tools. The efficiency of the methodology is evaluated on basic vector and matrix operations.

(cze): Tradiční návrhové techniky pro FPGA obvody jsou založené na jazycích popisujících daný hardware a na funkcionální a postplace-and-route simulaci. Tedy na ověřování správnosti návrhu, detekci chyb a jejich následném odstranění. S rostoucí složitostí navrhovaných systémů je vhodné si uvést takové návrhové přístupy, které zvyšují úroveň abstrakce a zároveň zachovávají efektivitu navrohovaného hardwaru. Tento článek jednu takovou návrhovou metodu představuje. Je založena na výzkumu zabývajícím se více vláknovými výpočty, zapouzdřením a skládatelnosti objektů, částečné dynamické rekonfiguraci a samo adaptaci. Metodologie je založena na, v současné době, dostupných nástrojích pro návrhy v FPGA obvodech. Efektivita, touto metodou navrženého hardwaru, je doložena pomocí základních vektorových a maticových operací.