Bibliography
Conference Paper (international conference)
Reconfigurable floating point co-processor for atmel FPSLIC
: MAPLD 2005 International Conference Proceedings, p. 1-12 , Eds: Katz R. B.
: MAPLD 2005 International Conference Proceedings, (Washington, US, 07.09.2005-09.09.2005)
: CEZ:AV0Z10750506
: IST-2001-34016, Commission EC
: arithmetics, bit-exact modeling percision
(eng): We have summarized the existing SW/HW infrastructure and tolls and presented simple Simulink/Handel-C design and verification path for the FPSLIC. It helped us to debug a set of scalable floating-point HW acceleration modules. These modules can be directly used as individual contexts for the supermacro-based partially dynamically reconfigurable designs in the extended FIGARO tool.
(cze): hrnuli jsme existující SW/HW infrastrukturu a její vlastnosti a prezentovali jednoduché návrhové prostředí Simulink/Handel-C pro návrh a verifikaci v platformě FPSLIC. Toto prostředí nám pomohlo odladit sadu škálovatelných FP HW akceleračních modulů. Tyto moduly mohou být použity přímo jako jednotlivé kontexty pro návrh s dynamickou rekonfigurací pomocí supermaker v royšířeném nástroji Figaro.
: 09H, 09G
: JC